表題番号：2017S-122
日付：2018/03/23
研究課題シングルエンドデータ・セルアレーへの電流モード型センスアンプ組み込み法
| 研究者所属（当時） | 資格 | 氏名 | |
|---|---|---|---|
| （代表者） | 理工学術院 大学院情報生産システム研究科 | 教授 | 大澤 隆 |
- 研究成果概要
- ”1”と”0”のセル特性ばらつきに非対称性がある場合でもメモリ歩留まりを最大化できる新しい基準電位（電流）発生方式を考案し、それが大容量MRAMのメモリセルを構成する磁気トンネル・ジャンクション素子（MTJ）に要求されるスペックを緩和できる効果があることを具体的に示した。本方式は、複数の”1”と”0”セルを平均化する機構の枠内において、従来同じだった”1”セルの数と”0”セルの数を同数からずらすことで、基準レベルの位置を”1”と”0”のばらつきの標準偏差の小さい方へシフトさせ、セルアレー内のデータパターンに依存しない歩留まりを確保しその値を最大化するものである。これを１２８MbのMRAMに適用することで、従来１３０％必要だったMTJのTMR比が９０％でよくなることが判明し、MTJデバイス開発の負担を大きく緩和できることを示すことができた。