表題番号：2017S-084 日付：2018/04/09
研究課題耐放射線性をもつラッチ回路設計に関する研究
研究者所属（当時） 資格 氏名
（代表者） 理工学術院 基幹理工学部 助手 田島　咲季
研究成果概要
本研究では、微細化と共に信頼性を低下させる問題の一つである放射線起因のソフトエラーに関して、メモリであるラッチ・フリップフロップ回路に焦点を当て、エラー耐性・低電力化・高速化メモリ回路技術の研究開発を行った。特に、既存技術の問題点を解決する革新的な技術として「Ⅰ:超高速・低電力技術」「Ⅱ:耐性とSEU・SETの両方考慮した技術」を提案した。本研究は、回路の多重化とるものではなく、エラー発生時に回路自身が内部の値を参照し回復を行い、さらには二回のサンプリングによってSEUだけでなくSETにも耐性をもつ、高い処理性能・消費電力・ソフトエラー耐性を達成する回路を開発した。