表題番号：2010B-256 日付：2011/03/18
研究課題大規模システムＬＳＩフロアプランベース設計基盤技術の研究
研究者所属（当時） 資格 氏名
（代表者） 理工学術院 教授 吉村　猛
研究成果概要
本研究ではフロアプランベースの設計基盤技術の確立を目指し，種々の大きさのブロックを指定された領域への配置を決定するフロアプラン手法、高位レベル設計自動化におけるスケジューリング手法、超高速回路の実現にむけたクロックスキューの最適化手法、Design for Manufacturability のための冗長ビア挿入手法に関する研究を行ない、以下の成果を得た。

(1)3次元フロアプランアルゴリズム
　フロアプランは通常、指定された2次元の領域の中に、種々の大きさの機能モジュールを配置する問題であるが、これを3次元に拡張した問題を取り上げ、最適化アルゴリズムを開発した、従来の2次元の手法に比べ、大幅な面積削減を達成し、論文発表を行った。

(2) 3次元フロアプランのためのTSV挿入最適化手法
　3次元フロアプランでは異なる層の間を連結するThrough-Silicon Via(TSV)が必要になる。ここでは、TSV挿入位置の最適化手法を開発し、国際会議発表を行った。

(3)高位レベルスケジューリングにおける周波数最適化手法
　高位レベルスケジューリングにおける各コントロールステップの周波数を、与えられた性能を満たす範囲で最適化し、低電力化を行う手法を検討した。そして、最小コストフローアルゴリズムにより近似解を高速に求める手法、動的計画法により最適解を求める手法を開発し、それぞれ国際会議発表を行った。

(3) Application Specific NoC 設計手法
　フロアプランアルゴリズムを基にして、種々の大きさのコア(機能ブロック)を含むNetwork on Chip(NoC)の設計を行う手法を開発した。ここでは、まずフロアプランアルゴリズムとクラスタリングアルゴリズムを融合してコア、NI(Network Interface)およびSWの配置を決定し、次に整数計画法に基づき、スイッチ間のリンクの設計を行う。本手法は従来手法を大幅に上回る結果を出し、国際会議発表を行った。

(4)チップ製造信頼性向上のための冗長ビア挿入手法
　遺伝アルゴリズムに基づく冗長ビア挿入手法および最小コストフローアルゴリズムを利用して、挿入される冗長ビアの密度を均一化する手法を提案し、従来手法を上回る結果を得た。前者は論文発表、後者は国際会議発表を行った。