表題番号:2009B-254 日付:2010/02/13
研究課題超高精細動画像向け画像圧縮LSI構成法の研究
研究者所属(当時) 資格 氏名
(代表者) 理工学術院 准教授 池永 剛
(連携研究者) 大学院情報生産システム研究科 助手 黄 異青
研究成果概要
メディア処理SoCの主要課題として、プロジェクト当初より取り組んできているH.264エンコーダLSIのさらなる低消費電力化を図るため、エンコーダ処理を各要素に切り分け、それぞれに対し低演算量化・低消費電力化が可能なハードウェアアルゴリズム構成法、LSIアーキテクチャ構成法の検討を進めた。H.264エンコーダの中で特に大きな演算量を占め、電力消費の主な要因となっている処理は、IME(整数画素精度動き予測処理)、FME(少数画素精度動き予測処理)、Inter/Intraモード選択処理の3つとなっており、90%以上の演算量/電力を占めている。特にこれらの低演算量化に注力し、あらゆる視点に立った提案評価をおこなってきた。IMEでは、算術解析、理論解析(レート歪理論など)により、テキスチャーと予測誤差の関係、高周波信号と可変ブロック処理や参照フレーム数の関係、差分絶対値和とエッジの分布との関係などを明確化し、それらに基づく、画像コンテンツによる初期演算打ち切り手法や、ブロック中のエッジ分布に基づく動的な探索範囲アルゴリズムなどを考案し、画質を落とすことなく30%-60%の演算量を削減可能な事を明らかにした。さらにこれらのエンコーダLSIへの組込み方法を明確にした。また、FMEに関しては、主要モジュールであるアダマール変換器に対し、ハードウェア再利用、ノイズ解析に基づく中間データのビット打ち切り、SATD処理のビット幅削減、SATD生成のためのCSA回路、クロックゲーティングなどの手法を提案した。評価により、画質を落とすことなく12~32%の電力を削減できる見通しを得た。さらに、Interモードに関しては、17個のモード選択処理が必要なInterモードに対して、均一な画像に対するモードスキップ処理や空間的・時間的解析に基づく早期判断処理手法などを提案し、画質を落とすことなく33%-66%の演算量削減を図った。