表題番号：2008B-295 日付：2009/03/20
研究課題カスタマイズＩＰによる高性能マルチプロセッサＳｏＣの効率的設計手法
研究者所属（当時） 資格 氏名
（代表者） 大学院情報生産システム研究科 教授 渡邊　孝博
研究成果概要
　本研究では，前年度までに研究してきた「カスタマイズできるプロセッサIPとそのカスタマイズ設計環境」を用いて，
マルチプロセッサSoC (以下　MPSoC *1)を構築する設計手法の検討，具体的なアプリケーションを対象にMPSoCをFPGAで
試作し評価すること，および，MPSoCの今後の発展形として幅広い分野の応用が期待されているNoC(*2)の構成法の研究を
行った．また，IPの最適化設計にAI手法を導入した新しい試みとSoCの高性能・低電力化を達成するためのプロセッサ
アーキテクチャを並行して研究した．具体的な研究内容と成果は以下の通りである．成果は国際会議等で論文発表した．
（*1 MPSoC : Multi-Processor System on a Chip *2 NoC : Network on Chip)

(1)カスタマイズ可能IP“Rip-up IP”としてCOMET，x86互換，MiniMIPSの3種類のプロセッサIPを開発し，IP設計支援環境“WIPER”
　を用いてカスタマイズし，FPGA実装して，回路規模，処理性能，消費電力等の評価を行った．
(2)MPSoCの性能を予測するための一手法として，FPGAを用いたマルチプロセッサシステムを試作した．アプリケーションはJPEG
　エンコーダ・システムで，AlteraFPGAにハードウェアおよびJPEGソフトウェアを実装した．1プロセッサから4プロセッサまでの
　構成で，タスク分担や設計方法の工夫を行い，性能比較を行った．
(3)SoC上の複数コアの各々にルータを取り付け，ネットワークで信号伝送するNoCを用いて，NeuralNetworkのハードウェア化の
　アーキテクチャを提案し，NoCシミュレータによる性能評価実験とFPGAによる消費電力見積もりなどの評価を行った．
(4)SoCのためのIP利用をさらに促進させるためには，優れたIPが効率よく開発される必要がある．複数個の設計制約条件下でAI手法
　を用いてをIPの最適設計ができるシステムを研究した．改良型GAを提案し，小規模な論理回路を例に，複数条件に対して最適設計
　が得られることをシミュレーション実験で確認した．
(5)プロセッサの高性能化の一ボトルネックである，分岐命令からの回復処理を高速化するハードウェア機構を提案し，
　シミュレーションで評価実験を行った．