表題番号:2007B-284 日付:2008/03/24
研究課題マルチプロセッサSoCを指向したRip-up IP利用設計
研究者所属(当時) 資格 氏名
(代表者) 大学院情報生産システム研究科 教授 渡邊 孝博
研究成果概要
本研究テーマでは,システムの仕様に応じてカスタマイズできるIPとその利用設計環境を研究開発し,さらに,複数のカスタマイズ可能プロセッサIPの組合せによるマルチプロセッサSoC型の高性能システムの実現を目的として行なった.具体的には以下のとおり.
1. カスタマイズ可能IP“Rip-up IP”とその設計支援環境の研究
(1)プロセッサを例に機能の削除・追加が容易なIPである“Rip-upIP”を開発した.
(2)x86命令互換プロセッサのRip-upIPを作成し,評価実験を行った. FPGA実装時の回路規模と動作周波数では期待通りの値を得たが,命令削減による論理ブロックのトグル数上昇と動作周波数が高くなったことから,省電力効果は不十分であった.パワーゲーティングなどの低電力機構を導入することによって解決できる.
(3)カスタマイズ設計支援環境“WIPER”を開発した.Rip-upIPのソース記述形式を定義してIPライブラリ化を行い,GUIベースのカスタマイズ作業支援ツールを開発した.
2.MPSoC構成とその発展形NoCの研究
MPSoCをFPGAのソフトIPコアを利用して実験した.さらに,通信バスの代わりにネットワークでコア間通信を行なうNoC (Network on a Chip)について研究した. 
(1)Altera社製FPGAのソフトコアであるNIOSプロセッサを用いて,制御システムを題材にMPSoCの構成実験を行なった.従来のDSP+プロセッサ構成を,様々な組合せの2プロセッサ構成に置き換え,設計効率や性能等を比較検討した.
(2)MPSoCの将来形として,プロセッサやメモリなどの機能ユニットをコアとし,各コアはルータを有してチップ上ネットワークで結合されるNoCについて研究した.今年度は特に低電力化をキーワードに, ネットワークのルーティング問題およびスリープ制御機構による消費電力削減機構を研究した.