表題番号：1996A-247 日付：2005/04/11
研究課題並列処理型ＭＲＰシステムの研究
研究者所属（当時） 資格 氏名
（代表者） 理工学部 教授 大成　尚
研究成果概要
　本研究では、並列計算機の処理ユニット(PE:Processing Element)数を増やすことで、従来の十倍から百倍以上の性能のＭＲＰ処理を実現する可能性を検討した。本研究では、ＰＥ数を増やしても性能が飽和しにくいＭＩＭＤ分散メモリー型による計算機構を採用し、必要なデータは計算が始まる前にＭＲＰ計算部内のメモリ上に展開させておく「オンメモリ並列ＭＲＰシステム」とした。本研究における実施内容は以下の通りである。
　1.複数ＰＥのＭＲＰ展開プロセスの同期化ロジックの開発
　2.各ＰＥ計算量の均等化とＰＥ間データ転送の削減を図る負荷分散アルゴリズムの開発
　3.ＭＲＰの所要時間モデルを用いたシミュレーションによる並列化効果の推測
　4.小規模な実計算機構の構築と性能測定ＰＥの数を増やすほどＭＲＰ時間は短縮されるが、新品目の割り当てられた別のＰＥへのアクセスが増えるため、短縮の度合は減ることが判った。32のＰＥから成るシステムでは1つのＰＥのシステムに比べ10分の1の時間で済むが、ＰＥを32以上にするとＰＥ間でのデータ転送が増え、効果はあまり上がらない。負荷分散アルゴリズムの効果としては、ＰＥの数が少ない場合はＭＲＰ時間は10%ほど短縮されたが、64個のＰＥではあまり短縮されなかった。実際には6台のＷＳから成るシステムを構築し性能実験を行った。通常のメインフレームで10時間を要する12万品目のＭＲＰ計算時間が9分未満に短縮された。又、データベースアクセス時間を除いた純ＭＲＰ時間で見ると、ＰＥの台数しに比例して処理速度が向上することが判った。(1台→6台でほぼ6倍)
　データ転送時間の向上とより効果のある負荷分散方法が、超並列ＭＲＰの実現には不可欠である。