表題番号：1995A-275
日付：2002/02/25
研究課題ダイヤモンド・ヘテロエピタキシャル成長層による耐環境電子デバイスの基礎検討
| 研究者所属（当時） | 資格 | 氏名 | |
|---|---|---|---|
| （代表者） | 理工学部 | 教授 | 川原田 洋 |
- 研究成果概要
- 研究目的
1）高品質SiC層を介したSi基板上のダイアモンドヘテロエピタキシャル成長の核形成過程の制御を行い，膜厚5μm以下で平坦となるダイアモンド単結晶層の形成技術を確立する。
2）ヘテロエピタキシャル成長層での金属－半導体接合や金属－絶縁体－半途謡接合の最適化によりFET特性の安定化と相互コンダクタンスの向上を行い，耐環境下での論理回路動作の検討を行う。
研究成果
1）ヘテロエピタキシャル成長初期過程の制御 ヘテロエピタキシャル核形成に必要なSiC表面の構造に関する重要な知見を，初期成長過程の高分解能SEM観察から得ることが出来た{1}。これにより，初期過程を制御する上で不可欠であるプラズマ，温度，イオン加速エネルギーを最適化することが可能となった。現在最高1011cm-2と異種基板上のダイアモンドとしては非常に高い発生粒子密度を得ることができ，膜厚数μm以下でX線回析による方位ずれ角0.7°の平坦なダイアモンドヘテロエピタキシャル成長を行うことが可能となった。この値はダイアモンドヘテロエピタキシャル成長で現在のところ世界で最良の値である{2}。
2）NAND回路，NOR回路，R－Sフリップフロップ回路の動作が確認
ホモエピタキシャル成長層ではあるが，NAND回路，NOR回路，R－Sフリップフロップ回路の動作が確認された。また相互コンダクタンスが10mS/mm以上のFET動作が確認された。これは世界でも初めての成果であり，目的とするヘテロエピタキシャル成長層でもデバイス特性向上において重要な指針となる{3, 4}。
3）ヘテロエピタキシャル成長層でもMESFET作製
ゲート長5μm程度の金属－半導体FET（MESFET）を作製した。p型半導体領域としては水素終端表面を使用した。相互コンダクタンスでヘテロエピタキシャル成長層では最も高い5mS/mmを得ている。ソースおよびドレイン形成のためのオーミック電極にはAuを，ゲート形成のためにはA1を使用している。
{1} T. Suesada, N. Nakamura, H. Nagasawa, and H. Kawarada, Jpn. Appl. Phys. 34 (1995) 4898
{2} H. Kawarada, C. Wild, N. Herres, and P. Koidl, J. Appl. Phys. (1997) (印刷中)
{3} 日刊工業新聞 1995年5月10日
{4} H. Kawarada, M. Itoh, and A. Hokazono, Jpn. Appl. Phys. 35 (1996) L1165